HANSER



Leseprobe

Dirk W. Hoffmann

Grundlagen der Technischen Informatik

ISBN (Buch): 978-3-446-44251-1

ISBN (E-Book): 978-3-446-44248-1

Weitere Informationen oder Bestellungen unter

http://www.hanser-fachbuch.de/978-3-446-44251-1

sowie im Buchhandel.

Inhaltsverzeichnis

1	Einführung	11
1.1	1 Was ist technische Informatik?	11
1.2	2 Vom Abakus zum Supercomputer	13
1.3	3 Wohin geht die Reise?	30
2	Halbleitertechnik	33
21	Halbleiter	34
2.1	2 1 1 Atommodell von Bohr	34
	2.1.1 Atominoten von Boni	37
	2.1.2 Reine Halbleiter	30
22	2.1.5 Doucre Hablenet	41
2.2	2 Integrette Schatterentente	-11 /1
	2.2.1 Habienerubuen	42
	2.2.2 Dipolaritalisistoren	
23	2.2.5 Teldenekulansistoren	51
2.5	7 3.1 Produktion integrierter Schaltkreise	51
	2.3.1 Integrationsdichte	57
24	2.5.2 Integrationsuchte	58
2.7		50
3	Zahlendarstellung und Codes	59
3.1	1 Zahlensysteme	60
3.2	2 Rechnerinterne Zahlenformate	67
	3.2.1 Darstellung natürlicher Zahlen	67
	3.2.2 Darstellung rationaler Zahlen	73
3.3	3 Zahlencodes	80
	3.3.1 Tetraden-Codes	80
	3.3.2 Fehlererkennende Codes	84
3.4	4 Übungsaufgaben	86
4	Poslosska Algebra	90
4	Doolesche Algebra	09
4.1	A 1.1 Mongonalgobra	90
	4.1.1 Mengenargeora	91
4.0	$4.1.2 \text{Schaltaigebra} \qquad \dots \qquad $	93
4.2	2 Boolesche Ausdrucke und Aussagen	95
	4.2.1 Abgeleitete Operatoren	97
	4.2.2 Ertullbarkeit und Aquivalenz	100
	4.2.3 Strukturelle Induktion	102
	4.2.4 Dualitätsprinzip	105

4.3	Rechnen	in booleschen Algebren	109
	4.3.1	Abgeleitete Umformungsregeln	109
	4.3.2	Vereinfachung boolescher Ausdrücke	111
	4.3.3	Vollständige Operatorensysteme	117
4.4	Normalf	ormdarstellungen	119
	4.4.1	Konjunktive und disjunktive Normalform	119
	4.4.2	Reed-Muller-Normalform	122
	4.4.3	Binäre Entscheidungsdiagramme	125
4.5	Übungsa	ufgaben	133
			120
5 Sc	haltnetze		139
5.1	Grundla		140
	5.1.1		140
	5.1.2		145
5.2	J.1.J Sahaltur		155
3.2	5 2 1	gssynnese	150
	5.2.1	BDD besierte Scholtungssynthese	157
	523	EDD basierte Schaltungssynthese	150
53	J.2.J Formels		161
5.5	5 3 1	Functionale Formelsynthese	161
	532	Relationale Formelsynthese	163
	533	Definitorische Formelsynthese	164
54	Kompley	xitätsanalyse	167
5 5	Zeitverh	alten digitaler Schaltungen	169
0.0	5.5.1	Signalausbreitung und -verzögerung	169
	5.5.2	Störimpulse	171
5.6	Übungsa	ufgaben	175
	0	6	
6 M	inimieru	ng	181
6.1	Minimie	rungsziele	182
6.2	Karnaug	h-Veitch-Diagramme	186
	6.2.1	Minimierung partiell definierter Funktionen	190
	6.2.2	Konstruktion Hazard-freier Schaltungen	194
	6.2.3	Minimierung mehrstelliger Funktionen	196
6.3	Quine-M	IcCluskey-Verfahren	197
6.4	Ubungsa	ufgaben	201
7 St	andardso	haltnetze	205
7.1	Motivati	on	206
7.2	Multiple	xer und Demultiplexer	206
7.3	Kompar	atoren	213
7.4	Präfix-L	ogik	215
	_		-

7.5	Addiere	r
	7.5.1	Halb- und Volladdierer
	7.5.2	Carry-ripple-Addierer
	7.5.3	Carry-look-ahead-Addierer
	7.5.4	Conditional-Sum-Addierer
	7.5.5	Präfix-Addierer
	7.5.6	Carry-save-Addierer
7.6	Inkreme	ntierer
7.7	Subtrahi	erer
7.8	Multipli	zierer
	7.8.1	Matrixmultiplizierer
	7.8.2	Carry-save-Multiplizierer
	7.8.3	Wallace-Tree-Multiplizierer
	7.8.4	Dadda-Tree-Multiplizierer
7.9	Barrel-S	hifter
7.10	Arithme	tisch-logische Einheit
7.11	Program	mierbare Logikbausteine
7.12	Übungsa	ufgaben
8 Sc	haltwerk	265 265
8.1	Digitale	Speicherelemente
	8.1.1	Asynchrone Speicherelemente
	8.1.2	Taktzustandsgesteuerte Speicherelemente
	8.1.3	Taktflankengesteuerte Speicherelemente
	8.1.4	Bevorrechtigte Eingänge
	8.1.5	CMOS-Implementierung
8.2	Vom Fli	pflop zum Schaltwerk
	8.2.1	Endliche Automaten
	8.2.2	Schaltwerksynthese
8.3	Übungsa	ufgaben
9 St	andardso	chaltwerke 299
9.1	Register	300
	9.1.1	Auffangregister
	9.1.2	Schieberegister
	9.1.3	Universalregister
	9.1.4	Akkumulatoren
9.2	Zähler	
	9.2.1	Synchrone Binärzähler
	9.2.2	Asynchrone Binärzähler
	9.2.3	Mischzähler
	9.2.4	Instruktionszähler

9.3	Hauptspeicher	318 318 320 327			
9.4	Übungsaufgaben	330			
10 Re	gister-Transfer-Entwurf	335			
10.1	Entwurf komplexer Systeme	336			
	10.1.1 Operationswerksynthese	338			
10.2	10.1.2 Steuerwerksynthese	340			
10.2	Mikroprogrammierung	343			
10.5		549			
11 M	kroprozessortechnik	351			
11.1	Elemente eines Mikrorechners	352			
	11.1.1 Von-Neumann-Architektur	352			
	11.1.2 Aufbau der CPU	356			
11.2	Ein einfacher Modellprozessor	360			
11.3	Ubungsaufgaben	374			
12 Re	chnerstrukturen	377			
12.1	Rechnerklassifikation nach Flynn	378			
12.2	Instruktionsarchitekturen	379			
	12.2.1 CISC-Prozessoren	380			
	12.2.2 RISC-Prozessoren	384			
12.3	Methoden zur Leistungssteigerung	388			
	12.3.1 Pipelining	388			
	12.3.2 Cache-Speicher	393			
12.4	Leistungsbewertung	399			
	12.4.1 Maßzahlen zur Leistungsbewertung	399			
12.5	12.4.2 Benchmarks	402			
12.3		405			
A No	tationsverzeichnis	411			
B Al	kürzungsverzeichnis	413			
C GI	ossar	415			
Litore	tumorzaishnis	132			
Litera					
Name	Namensverzeichnis				
Sachv	Sachwortverzeichnis				

Vorwort

Die Computertechnik hat in wenigen Jahrzehnten eine Entwicklung vollzogen, die in ihrer Geschwindigkeit und Intensität einzigartig ist. Setzten sich die ersten Computer noch aus vergleichsweise wenigen Schaltkreisen zusammen, so verrichten in jedem modernen Arbeitsplatzrechner, Tablet-PC oder Smartphone Abermillionen von Transistoren ihren Dienst und führen in jeder Sekunde Milliarden von Berechnungen aus. Doch so rasant die Entwicklung der letzten Jahrzehnte auch war: Vergleichen wir die Maschinen der Pionierzeit mit unseren modernen Rechenboliden, so lassen sich eine Reihe von Grundprinzipien identifizieren, die sich im Laufe der Zeit zwar weiterentwickelt, aber im Kern nicht verändert haben. Diese Grundprinzipien, zusammen mit ihren modernen Ausprägungen, formen das Gebiet der technischen Informatik und sind Gegenstand des vorliegenden Buchs.

Geschrieben habe ich das Buch für Bachelor-Studenten der Fachrichtungen Informatik, Elektrotechnik, Informationstechnik und verwandter Studiengänge. Inhaltlich habe ich mich dabei an den typischen Lehrinhalten orientiert, die im Grundstudium an Hochschulen und Universitäten vermittelt werden. Neben dem Grundlagenwissen aus den Gebieten der Halbleitertechnik, der Zahlendarstellung und der booleschen Algebra werden die Entwurfsprinzipien kombinatorischer und sequenzieller Hardware-Komponenten bis hin zur Beschreibung moderner Prozessor- und Speicherarchitekturen vermittelt. Damit spannt das Buch den Bogen von den mathematischen Grundlagen digitaler Schaltelemente bis hin zu den ausgefeilten Hardware-Optimierungen moderner Hochleistungscomputer.

Es ist mir ein besonderes Anliegen, den Stoff anwendungsorientiert und didaktisch ansprechend zu vermitteln. Damit das Buch sowohl vorlesungsbegleitend als auch zum Selbststudium eingesetzt werden kann, werden die Lehrinhalte aller Kapitel durch zahlreiche Übungsaufgaben komplementiert. Des Weiteren habe ich zahlreiche Anwendungsbezüge mit aufgenommen, um eine enge Verzahnung zwischen Theorie und Praxis zu erreichen.

Genau wie zu den ersten beiden Auflagen habe ich auch zur dritten Auflage zahlreiche Zuschriften erhalten, über die ich mich sehr gefreut habe. Namentlich bedanken möchte ich mich bei Herrn Christian Kirchhof. Durch seine Rückmeldungen war es mir möglich, mehrere Fehler und Ungereimtheiten zu beseitigen, die bisher nicht aufgefallen waren. Inzwischen sind die *Grundlagen der technischen Informatik* in der vierten Auflage erschienen, und ich bin weiterhin jedem aufmerksamen Leser für Hinweise zu Verbesserungsmöglichkeiten oder Fehlern dankbar.

Karlsruhe, im Mai 2014

Dirk W. Hoffmann



Abbildung 5.1: Verschiedene Schaltkreisfamilien und -unterfamilien in der Übersicht

5.1 Grundlagen der Digitaltechnik

In diesem Kapitel beschäftigen wir uns mit der technischen Realisierung boolescher Funktionen in Form digitaler Hardware-Schaltungen. Jede Hardware-Schaltung kommuniziert mit der Außenwelt über eine Menge von *Eingangssignalen* x_1, \ldots, x_n und eine Menge von *Ausgangssignalen* y_1, \ldots, y_m . Obwohl nicht zwingend erforderlich, unterscheiden nahezu alle Digitalschaltungen nur zwei Signalzustände an den Eingangs- und Ausgangsleitungen. In anderen Worten: Digitale Hardware-Schaltungen arbeiten intern mit dem Binärsystem.

Sehen wir von speziellen Nischenanwendungen ab, so beruht die physikalische Implementierung komplexer boolescher Funktionen heute nahezu ausnahmslos auf der Halbleitertechnik. Wie in Abschnitt 2.3 ausführlich dargelegt wurde, sind Halbleiterschaltungen aus Transistoren aufgebaut, die sich mit den Mitteln der Hochintegration millionenfach auf einem kleinen Stück Silizium replizieren lassen.

5.1.1 Schaltkreisfamilien

Logische Verknüpfungsglieder lassen sich auf verschiedene Arten und Weisen aus Transistoren aufbauen. Zu diesem Zweck haben sich im Laufe der Zeit verschiedene *Basistechnologien* etabliert, die sich insbesondere in den verwendeten Transistortypen als auch in der konkreten Zusammenschaltung derselben unterscheiden.

Jede Basistechnologie begründet für sich eine eigene *Schaltkreisfamilie* (vgl. Abbildung 5.1). Der Begriff geht auf die Eigenschaft der meisten Schaltungen zurück, für alle Verknüpfungsglieder die gleiche Basistechnologie zu verwenden. In der Praxis werden Glieder unterschiedlicher Schaltkreisfamilien nur in Einzelfällen miteinander kombiniert. Die unterschiedlichen Betriebsspannungen und Signalpegel erschweren die Kombination und erfordern in der Regel den aufwendigen Einbau spezieller *Zwischenglieder*. Im Bereich der Computertechnik sind die folgenden Basistechnologien von Bedeutung:

TTL-Schaltkreisfamilie

Die TTL-Schaltkreisfamilie ist die älteste der hier vorgestellten Basistechnologien und verwendet bipolare Transistoren zur Erzeugung der logischen Grundverknüpfungen. Die TTL-Technik ist besonders robust und im Vergleich zu den meisten anderen Technologien unempfindlich gegenüber elektrostatischer Aufladung. Die TTL-Technik kommt in verschiedenen Varianten vor, die jeweils einen bestimmten Kompromiss zwischen Stromaufnahme und Schaltgeschwindigkeit eingehen. Die bekanntesten Vertreter sind LTTL (Low-Power-TTL), HTTL (High-Speed-TTL), LV-TTL (Low-Voltage-TTL), STTL (Shottky-TTL), LSTTL (Low-Power-Shottky-TTL), ASTTL (Advanced-Shottky-TTL) und ALSTTL (Advanced-Low-Power-Shottky-TTL). Aufgrund des Konstruktionsschemas eines TTL-Transistors (Multiemitterstruktur) lassen sich NAND-Glieder besonders einfach fertigen. Die NAND-Verknüpfung ist daher die bevorzugte Logikoperation in TTL-Schaltkreisen.

ECL-Schaltkreisfamilie

Die ECL-Technik (*Emitter Coupled Logic*) verwendet ebenfalls bipolare Transistoren und wurde mit dem Ziel geschaffen, Schaltungen mit äußerst geringen Schaltzeiten zu ermöglichen. Der Preis hierfür ist eine stark steigenden Verlustleistung der ECL-Komponenten, die nur mit einer hohen Leistungsaufnahme der Gesamtschaltung kompensiert werden kann. Darüber hinaus lassen sich ECL-Glieder aufgrund der komplexen Schaltungsstruktur weniger dicht integrieren als eine vergleichbare Schaltung in CMOS-Technik. ECL-Schaltglieder besitzen die interessante Eigenschaft, dass stets zu jedem Signal auch das invertierte Signal am Ausgang zur Verfügung steht. Damit kann jede Schaltung vollständig ohne Negationsglieder und dadurch mit einer geringeren Anzahl an Schaltelementen aufgebaut werden.

Metall-Oxid-Halbleiter (MOS)

Die diversen MOS-Techniken (*Metal Oxide Semiconductor*) gehören zu den modernsten Basistechnologien, die im Bereich der Halbleitertechnik Verwendung finden. Die entstehenden Schaltungen zeichnen sich durch eine vergleichsweise geringe Stromaufnahme aus, sind im Gegensatz zu TTL jedoch besonders empfindlich gegenüber statischer Aufladung. Zum Einsatz kommen Feldeffekt-Transistoren, die neben einer kompakten Bauform verhältnismäßig einfach hergestellt werden können. Die MOS-Techniken kommen in zahlreichen Varianten vor. Werden ausschließlich selbstsperrende p-Kanal- bzw. n-Kanal-Feldeffekt-Transistoren eingesetzt, so sprechen wir von der PMOS- bzw. NMOS-Technologie. Die häufig eingesetzte CMOS-Technologie (*Complementary Metal Oxide Semiconductor*) verwendet sowohl n-Kanal- als auch p-Kanal-Feldeffekt-Transistoren.

Alle genannten Basistechnologien sind *integrierbar*, d.h., es lassen sich mehrere Verknüpfungsglieder zu einem einzigen Halbleiterelement



Abbildung 5.2: Beispiele für die Definition des Low- und High-Pegels in verschiedenen Basistechnologien

vereinen. In älteren Technologien, wie der *Resistor-Transistor-Logik* (*RTL*), der Direct-Coupled-Transistor-Logik (*DCTL*) und den frühen Varianten der Dioden-Transistor-Logik (*DTL*), wurde jedes Verknüpfungsglied in Form eines diskreten Bauelements realisiert. Sie besitzen heute so gut wie keine Bedeutung mehr und werden in diesem Buch nicht behandelt.

Die Wahl der Basistechnologie hat einen gravierenden Einfluss auf die Schaltgeschwindigkeit, die Leistungsaufnahme und die Störsicherheit einer Hardware-Schaltung. Dies ist der Grund, warum sich bis heute keine der oben genannten Basistechnologien anwendungsübergreifend durchsetzen konnte.

Den physikalischen Unterschieden zum Trotz teilen alle vorgestellten Schaltkreisfamilien die Eigenschaft, dass sie *binär* arbeiten und beide Logikzustände anhand der angelegten Spannung unterscheiden. Jedem Logikzustand wird hierzu ein gewisses Spannungsintervall zwischen $-\infty$ und $+\infty$ zugewiesen, das als *Low-Pegelbereich* bzw. *High-Pegelbereich* bezeichnet wird. Jeder Spannungswert innerhalb dieser Bereiche wird als *Low-* bzw. *High-Pegel* interpretiert (kurz *L-Pegel* bzw. *H-Pegel*). Spannungen außerhalb der festgelegten Pegelbereich beschreiben keinen definierten Logikwert und dürfen nicht für längere Zeit anliegen.

In Abhängigkeit der verwendeten Basistechnologie werden unterschiedliche Pegelbereiche verwendet. So liegt der H-Pegel bei der NMOS-, CMOS- und der TTL-Technik im positiven Spannungsspektrum und der L-Pegel im Bereich der Nulllinie. Im Unterschied hierzu verwendet beispielsweise die ECL- und die PMOS-Technologie den negativen Spannungsbereich zur Unterscheidung der beiden Pegelzustände. Folgerichtig stehen die Bezeichnungen *Low* und *High* nicht für absolute Spannungswerte, sondern bringen lediglich die relative Lage der Pegelintervalle zum Ausdruck:



Zur Unterscheidung der binären Logikzustände definiert jede Basistechnologie zwei disjunkte Spannungsintervalle. Als *High-Pegelbereich* bezeichnen wir das Intervall, das sich näher bei $+\infty$ befindet, und als *Low-Pegelbereich* das Intervall, das näher bei $-\infty$ liegt.

Abbildung 5.2 stellt die Spannungsbereiche der verschiedenen Basistechnologien exemplarisch gegenüber. Die angegebenen absoluten Spannungswerte der Intervallgrenzen sind als typische Werte zu verstehen und können in der Praxis von Schaltung zu Schaltung erheblich variieren. Moderne Mikroprozessoren sind heute in der Lage, die Betriebsspannung während des Betriebs dynamisch anzupassen, so dass sich hierdurch auch die Spannungsbereiche des L- und H-Pegels dynamisch verschieben. Eine solche Anpassung erfolgt in der Regel lastabhängig, so dass der Prozessor nur unter Volllast mit der maximalen Betriebsspannung betrieben wird. Ist der Prozessor weniger ausgelastet, so wird die Betriebsspannung vermindert und damit die Leistungsaufnahme deutlich abgesenkt. Ohne derartige Stromspartechniken wären die heute üblichen Laufzeiten moderner mobiler Endgeräte nicht mehr erreichbar.

Wie Sie sicher bereits erahnen, werden in jeder Digitalschaltung der Low- und der High-Pegel mit einem der Wahrheitswerte 0 und 1 assoziiert und damit der direkte Zusammenhang mit der booleschen Algebra geschaffen. Die Zuordnung ist jedoch nicht eindeutig und es kommen, wie in Tabelle 5.1 dargestellt, zwei prinzipielle Möglichkeiten in Frage:

Positive Logik

Der *High-Pegel* entspricht dem Wahrheitswert 1 und der *Low-Pegel* dem Wahrheitswert 0. Die meisten Schaltungen basieren auf dieser Art der Zuordnung.

Negative Logik

Der *High-Pegel* entspricht dem Wahrheitswert 0 und der *Low-Pegel* dem Wahrheitswert 1. Diese Art der Zuordnung verliert mehr und mehr an Bedeutung.

Pegelzustände

	X	У	Z
0	L	L	L
1	L	Н	L
2	Н	L	L
3	Η	Н	Η

Positive Logik

	X	y	Z
0	0	0	0
1	0	1	0
2	1	0	0
3	1	1	1

Negative Logik

	X	y	Z
0	1	1	1
1	1	0	1
2	0	1	1
3	0	0	0

 Tabelle 5.1: Interpretation der beiden Pegelzustände Low und High in positiver und negativer Logik



Abbildung 5.3: Zuordnung der Pegelzustände L und H zu den Logikzuständen 0 und 1 mit und ohne Polaritätsindikator



Tabelle 5.2: Wie die logische Negations-
funktion demonstriert, sind einige wenige
boolesche Funktionen gegen die Änderung
der Logikpolarität immun.

An dieser Stelle gilt es zu beachten, dass der Begriff der positiven bzw. negativen Logik nur eine relative Beziehung zwischen den für die Wahrheitswerte 0 und 1 verwendeten Spannungspegeln ausdrückt und keinerlei Aussage über die absoluten Spannungswerte macht. Insbesondere lässt sich aus der Verwendung negativer bzw. positiver Logik keinesfalls ableiten, ob sich einer der verwendeten Spannungspegel im negativen bzw. positiven Bereich befindet.

Normalerweise wird innerhalb einer Schaltung die gewählte Logikpolarität (positiv oder negativ) beibehalten. Von der technischen Seite aus betrachtet spricht jedoch nichts dagegen, positive und negative Logik zu mischen. In diesem Fall kann jeder Schaltungsein- und -ausgang mit Hilfe eines *Polaritätsindikators* gekennzeichnet werden. Ist der Indikator vorhanden, wird für den entsprechenden Ein- oder Ausgang die negative Logik zu Grunde gelegt. Fehlt der Indikator, so wird die positive Logikzuordnung als Standardschema verwendet. Abbildung 5.3 zeigt die Zuordnung der außerhalb der Schaltung verwendeten Pegelzustände L und H zu den innerhalb der Schaltung verwendeten Logikzuständen 0 und 1 mit und ohne Polaritätsindikator.

An dieser Stelle wollen wir einen zweiten Blick auf die Wahrheitstabellen in Tabelle 5.1 werfen und uns mit der Frage beschäftigen, wie sich der Wechsel von positiver zu negativer Logik auf die realisierte Schaltfunktion auswirkt. Wie die Tabelle darlegt, entsteht der H-Pegel am Ausgang der Beispielschaltung genau dann, wenn an beiden Eingangssignalen ebenfalls der H-Pegel anliegt. Legen wir positive Logik zu Grunde, so realisiert die Schaltung nichts anderes als die Konjunktion ($z = x \land y$). In negativer Logik hingegen wird die Disjunktion realisiert ($z = x \lor y$). An dieser Stelle offenbart sich eine zentrale Eigenschaft der Logikpolarität:

> Die Änderung der Logikpolarität bewirkt die Änderung des Schaltverhaltens der zu Grunde liegenden Hardware-Schaltung.

Berechnet eine Schaltung in positiver Logik die Funktion $f(x_1, ..., x_n)$, so führt die Änderung der Logikpolarität zur Berechnung der Funktion $\overline{f(\overline{x_1}, ..., \overline{x_n})}$. Wie Tabelle 5.2 am Beispiel der Negationsfunktion demonstriert, wirkt sich die Änderung der Logikpolarität nicht auf alle Funktionen aus. In der Tat ist die logische Negation eine der wenigen Funktionen, die gegen eine Polaritätsänderung immun ist, da für diese Funktion für alle x die Beziehung $f(x) = \overline{f(\overline{x})}$ gilt.

5.1.2 MOS-Schaltungstechnik

In diesem Abschnitt schließen wir die Lücke zwischen der mathematisch geprägten booleschen Algebra und der physikalischen Halbleitertechnik. Wir werden zeigen, wie sich beliebige boolesche Funktionen durch die geschickte Zusammenschaltung von Transistoren berechnen lassen. In den folgenden Betrachtungen beschränken wir uns auf die diversen MOS-Techniken, da diese mit Abstand die größte Bedeutung im Bereich der modernen Computertechnik besitzen.

In Kapitel 4 haben wir erarbeitet, dass sich jede noch so komplizierte boolesche Funktion aus wenigen elementaren Operatoren aufbauen lässt. Sind wir in der Lage, die Transistorimplementierungen dieser Grundverknüpfungen zu verstehen, so haben wir unser Ziel erreicht. In der gleichen Art und Weise, wie wir auf der Ebene der booleschen Algebra komplexe Ausdrücke bilden können, lassen sich auch auf der Ebene der Transistoren komplexe Schaltungen durch die Kombination der elementaren Verknüpfungsglieder erzeugen.

PMOS-Schaltungen

Die PMOS-Technik setzt ausschließlich p-Kanal-Feldeffekttransistoren (Abschnitt 2.2.3) für den Aufbau der logischen Verknüpfungsglieder ein. Abbildung 5.4 (oben) demonstriert, wie sich ein einzelner p-Kanal-MOSFET verhält, wenn dieser als Schaltelement betrieben wird. In diesem Fall spielen Gate und Source die Rolle der Eingänge und können unabhängig voneinander mit dem Low-Pegel L oder dem High-Pegel H beschaltet werden. Für jeden der vier Fälle ist dargestellt, welcher Spannungspegel sich am Drain-Ausgang einstellt.

Wird an den Gate-Anschluss der Low-Pegel angelegt, so geht der Transistor in den leitenden Zustand über und der Drain-Anschluss übernimmt den Spannungspegel des Source-Anschlusses. Liegt der Gate-Anschluss dagegen auf dem High-Pegel, so sperrt der Transistor und es kann kein Strom mehr fließen. Der vom Stromfluss abgetrennte Drain-Ausgang befindet sich jetzt in einem *Schwebezustand (floating state)* und übernimmt den am anderen Ende anliegenden Spannungspegel. In der Schalttabelle wird dieser besondere Zustand mit dem neu eingeführten Symbol *Z* bezeichnet.

Abbildung 5.5 zeigt die drei am häufigsten eingesetzten Grundschaltungen der PMOS-Technik. Die zusätzlich dargestellten Wahrheitstabellen fassen zusammen, wie sich die Schaltung in positiver bzw. negativer Logik verhält.

p-Kanal-MOSFET



n-Kanal-MOSFET



Abbildung 5.4: MOS-Transistoren als Schaltelemente. Die Gate- und Source-Anschlüsse wirken als Eingänge, der Drain-Anschluss als Ausgang.



Abbildung 5.5: PMOS-Grundschaltungen in der Übersicht

Die erste Grundschaltung ist so konstruiert, dass am Ausgang z stets der zum Eingang x invertierte Spannungspegel anliegt. Mit anderen Worten: Die Schaltung realisiert die boolesche Negation. Den Kern des Inverters bildet ein einziger p-Kanal-MOSFET, dessen Gate-Anschluss mit dem Eingangssignal x verbunden ist.

Die zweite Grundschaltung ist ganz ähnlich aufgebaut. Der p-Kanal-MOSFET wird lediglich um einen zweiten, in Reihe geschalteten Transistor ergänzt. Wie die Wahrheitstabelle offenbart, berechnet die Schaltung in positiver Logik die NOR-Funktion. Legen wir stattdessen die negative Logik zu Grunde, so wird die NAND-Funktion implementiert. Die dritte Grundschaltung erhalten wir, indem die beiden Transistoren nicht in Reihe, sondern parallel geschaltet werden. Das entstehende Ver-



Abbildung 5.6: PMOS-Schaltverhalten im Detail

knüpfungsglied realisiert in positiver Logik die NAND- und in negativer Logik die NOR-Funktion. In Abschnitt 4.3.3 haben wir herausgearbeitet, dass NAND und NOR jeweils für sich ein vollständiges Operatorensystem bilden. Damit sind wir auf einen Schlag in der Lage, mit den abgebildeten Grundschaltungen alle nur denkbaren booleschen Funktionen in eine integrierte Schaltung umzusetzen.

Abbildung 5.6 demonstriert anhand der Stromflüsse, wie das beschriebene Schaltverhalten der PMOS-Verknüpfungsglieder zustande kommt. Für jede Grundschaltung zeigen die Einzelskizzen, wie sich die Transistoren im Zusammenspiel verhalten. Die in Abbildung 5.5 dargestellten Wahrheitstabellen ergeben sich auf direktem Weg, indem die beiden



Abbildung 5.7: Im Halbleiterkristall wird der Widerstand in Form eines strombegrenzenden, permanent in Durchlassrichtung geschalteten Transistors realisiert.

Pegelzustände L und H durch die logischen Wahrheitswerte 0 und 1 (positive Logik) bzw. 1 und 0 (negative Logik) ersetzt werden.

An dieser Stelle wollen wir einen erneuten Blick auf die Struktur der drei PMOS-Grundschaltungen werfen. Wahrscheinlich ist Ihnen bereits aufgefallen, dass die p-Kanal-MOSFETs nicht die einzigen elektrischen Elemente sind, die zum Aufbau der Verknüpfungsglieder gebraucht werden. Alle Grundschaltungen enthalten einen zusätzlichen Lastwiderstand. Dieser wird benötigt, um den Stromfluss zu begrenzen, der im entriegelten Zustand durch den Transistor fließt. In der Praxis wird der Wiederstand durch einen speziell für diesen Zweck konstruierten MOS-FET realisiert, der permanent in Durchlassrichtung geschaltet ist (vgl. Abbildung 5.7). Der zusätzliche Transistor ist der Grund, warum sich ein PMOS-Inverter in der physikalischen Realisierung aus 2 und ein NAND- bzw. NOR-Glied aus insgesamt 3 Transistoren zusammensetzt.

Ein Rückblick auf Abbildung 5.2 zeigt, dass typische PMOS-Schaltungen mit einer Versorgungsspannung von –12 V betrieben werden. Die im Vergleich zu den anderen Technologien hohe Spannung hat zweierlei Konsequenzen. Auf der positiven Seite lassen sich Lowund High-Pegel wesentlich deutlicher voneinander trennen, schließlich liegt zwischen den gültigen Pegelbereichen eine Spannungsdifferenz von 5 V. Der vergleichsweise große Abstand sorgt dafür, dass PMOS-Schaltungen sehr störsicher arbeiten. Auf der negativen Seite besitzen PMOS-Schaltglieder eine merklich größere Umschaltzeit als entsprechende Elemente, die in NMOS- oder CMOS-Technik gefertigt sind. Aufgrund dieser Eigenschaften bietet sich der Einsatz der PMOS-Technik immer dann an, wenn hohe Störsicherheitsanforderungen moderaten Laufzeitanforderungen gegenüberstehen.



PMOS-Verknüpfungsglieder werden ausschließlich mit p-Kanal-MOSFETs aufgebaut. Aufgrund der vergleichsweise hohen Versorgungsspannung wird eine hohe Störsicherheit erreicht. Für den Bau sehr schneller Schaltungen ist die PMOS-Technik nicht geeignet.

NMOS-Schaltungen

NMOS-Glieder unterscheiden sich im Aufbau kaum von ihren PMOS-Verwandten – einzig die p-Kanal-MOSFETs werden durch ihre Gegenspieler in n-Kanal-Technik ersetzt (Abbildung 5.8). Auf die realisierte



Abbildung 5.8: NMOS-Grundschaltungen in der Übersicht

Logikverknüpfung hat der Austausch der Transistoren eine komplementäre Wirkung. Steuern wir die Verknüpfungsglieder in positiver Logik an, so entsteht die NAND-Verknüpfung durch die serielle und die NOR-Verknüpfung durch die parallele Beschaltung der Transistoren. Auch hier beeinflusst der Wechsel der Logikpolarität das Schaltverhalten.

Über die genaue Wirkungsweise der NMOS-Verknüpfungsglieder gibt Abbildung 5.9 Auskunft. Für jede Grundschaltung und Kombination der Eingangspegel sind die internen Transistorzustände separat aufgezeichnet. Bei der Analyse der Schaltungen ist zu beachten, dass die Versorgungsspannung mit ca. 5 V ein höheres Potenzial besitzt als die Masse. In den weiter oben behandelten PMOS-Schaltungen lag die Betriebsspannung mit ca. -12 V auf einem negativeren Potenzial. Im



Abbildung 5.9: NMOS-Schaltverhalten im Detail

Falle eines PMOS-Verknüpfungsglieds entspricht die Masse damit dem High-Pegel, im Falle eines NMOS-Glieds dem Low-Pegel.

Im Vergleich zu PMOS-Verknüpfungsgliedern lassen sich NMOS-Glieder mit geringeren Kanalwiderständen und kürzeren Umschaltzeiten fertigen. Die Betriebsspannung einer typischen NMOS-Schaltung lässt sich auf 5 V senken und ist damit weniger als halb so stark wie die Spannung einer entsprechenden PMOS-Schaltung. Durch die Reduzierung verringert sich zwangsläufig der Abstand zwischen den Pegelbereichen, so dass NMOS-Schaltungen eine geringere Störsicherheit aufweisen als vergleichbare Schatungen in PMOS-Technik. Die Reduzierung der Spannung auf 5 V führt zu einem positiven Nebeneffekt, da die verwendeten Pegelbereiche weitgehend mit jenen der TTL-Logik übereinstimmen. In der Tat lassen sich Verknüpfungsglieder beider Basistechnologien nahezu problemlos miteinander kombinieren.

> NMOS-Verknüpfungsglieder werden ausschließlich mit n-Kanal-MOSFETs aufgebaut. Im Vergleich zur PMOS-Technik werden NMOS-Schaltungen mit einer geringeren Spannung betrieben. Der höheren Schaltgeschwindigkeit steht eine reduziertere Störsicherheit gegenüber.

CMOS-Schaltungen

Die CMOS-Technik ist die heute vorherrschende Basistechnologie für die Konstruktion integrierter Schaltkreise. In der Vergangenheit wurde diese Technik in verschiedene Richtungen weiterentwickelt – das Grundprinzip bleibt jedoch stets das gleiche: Durch die symmetrische Zusammenschaltung von n-Kanal- und p-Kanal-Feldeffekttransistoren werden extrem stromsparende und zugleich hoch integrierbare Verknüpfungsglieder geschaffen.

Abbildung 5.11 demonstriert den Aufbau der drei CMOS-Grundschaltungen. Der CMOS-Inverter besteht aus zwei in Serie geschalteten MOSFETs, die beide durch das Eingangssignal x angesteuert werden. Liegt an den Gate-Anschlüssen der Low-Pegel an, so ist der obere Transistor (p-Kanal-MOSFET) in Durchlassrichtung und der untere Transistor (n-Kanal-MOSFET) in Sperrrichtung geschaltet. In diesem Fall liegt der Ausgang z auf dem elektrischen Potenzial der Spannungsquelle und damit auf High. Liegt an den Gate-Anschlüssen der High-Pegel an, so ist der obere Transistor in Sperrrichtung und der untere Transistor in Durchlassrichtung geschaltet. Jetzt liegt der Ausgang z auf dem elektrischen Potenzial des Masseanschlusses und damit auf Low.

Der CMOS-Inverter offenbart eine zentrale Eigenschaft, die alle anderen CMOS-Verknüpfungsglieder teilen. Die Transistoren öffnen und sperren in einer Art und Weise, dass zu keiner Zeit ein konstanter Stromfluss zustande kommen kann. Nur in dem Moment, in dem beide Transistoren ihren Zustand wechseln, fließt ein geringer *Umladestrom*. Folgerichtig wird die Leistungsaufnahme maßgeblich durch die Anzahl der Umladevorgänge und damit in direkter Weise durch die Taktfrequenz (Abschnitt 8.1.2) bestimmt, mit der eine Schaltung betrieben wird.

Moderne Mikroprozessoren werden heute fast ausschließlich in CMOS-Technik gefertigt. Einer der großen Vorteile dieser Technologie ist die hohe Integrierbarkeit der einzelnen Feldeffekttransistoren. Mit Kanallängen im zweistelligen Nanometerbereich sind die heute gefertigten Transistoren bereits kleiner als ein Grippevirus, das selbst nur ca. 100 nm groß und damit tausendmal kleiner als die Breite eines menschlichen Haares ist. Ohne die extrem hohe Integrationsdichte wären Taktraten im Gigahertzbereich undenkbar, schließlich sinkt mit der Strukturbreite auch die Schaltzeit der einzelnen Transistoren. Trotzdem bringt die Hochintegration im Nanometerbereich nicht zu unterschätzende Probleme mit sich. Selbst mit der stromsparenden CMOS-Technik steigt die Verlustleistung durch Leckströme rapide an und ist einer der Haupt-

gründe für den Stromhunger moderner Mikroprozessoren (vgl. Abbildung 5.10). Neben den ökonomischen und ökologischen Aspekten der Leistungsaufnahme rückt die hohe Wärmeentwicklung hochintegrierter Schaltungen immer stärker in den Vordergrund. So erreichen moderne Prozessoren mit einer Wärmedichte von ca. 100 $\frac{W}{cm^2}$ bereits den zehnfachen Wert einer Herdplatte.



Abbildung 5.10: Der Stromhunger moderner CPUs stieg über viele Jahren exponentiell an, hier demonstriert am Beispiel der Intel-Mikroprozessoren.



Abbildung 5.11: CMOS-Grundschaltungen in der Übersicht

Die anderen beiden Grundschaltungen arbeiten nach dem gleichen Grundprinzip. Je zwei n-Kanal- und p-Kanal-MOSFETs werden so zusammengeschaltet, dass ein permanenter Stromfluss von der Spannungsquelle zur Masse unterbunden wird. Beide Grundschaltungen sind so aufgebaut, dass eines der Transistorenpaare seriell und das andere parallel zusammengeschaltet ist. Auf diese Weise lassen sich sowohl die NOR-Verknüpfung als auch die NAND-Verknüpfung realisieren. Abbildung 5.12 zeigt im Detail, wie sich die CMOS-Verknüpfungsglieder intern verhalten.

Nicht alle Schaltelemente lassen sich mit der CMOS-Technik so einfach aufbauen, wie es die vorgestellten Grundschaltungen suggerieren mögen. Ein Grundproblem geht auf die elektrischen Eigenschaften der



Abbildung 5.12: CMOS-Schaltverhalten im Detail

eingesetzten Feldeffekttransistoren zurück. Im sperrenden Zustand sind diese hinreichend hochohmig, um den Stromfluss annähernd vollständig zu unterbinden. Sind die Transistoren jedoch in Durchlassrichtung geschaltet, so hat die am Source-Eingang anliegende Spannung einen bedeutenden Einfluss auf die Kanalleitfähigkeit. Liegt die Spannung in der Nähe der Versorgungsspannung (High-Pegel), so sind p-Kanal-MOSFETs fast ideale Leiter. Liegt der Source-Eingang dagegen auf Masse (Low-Pegel), so fällt über dem Transistor eine nicht vernachlässigbare Spannung ab. n-Kanal-MOSFETs verhalten sich hierzu komplementär. An der Masse angeschlossen ist die Leitfähigkeit nahezu optimal, während Pegel im Bereich der Betriebsspannung einen messbaren Widerstand erzeugen.



Abbildung 5.13: Grundschaltung des Transmissionsglieds. Korrekt angesteuert realisiert das Element einen perfekten Schalter, über dem im durchgeschalteten Zustand keine Spannung mehr abfällt.



Abbildung 5.14: Ein vollständig aufgebautes Transmissionsglied. Der zusätzlich eingebaute Inverter sorgt für die korrekte Ansteuerung der Gate-Anschlüsse.

Die oben skizzierten Grundschaltungen sind bewusst so konstruiert, dass wir die Widerstandsproblematik getrost ignorieren können. Ein gezielter Blick zeigt, dass die Source-Eingänge der p-Kanal-MOSFETs ausnahmslos mit dem High-Pegel und die Source-Eingänge der n-Kanal-MOSFETs ausnahmslos mit dem Low-Pegel gespeist werden. Für die Konstruktion anderer Schaltelemente stellt uns das elektrische Schaltverhalten jedoch durchaus vor ein Problem. Insbesondere ist es nicht möglich, einen verlustfreien Schalter mit Hilfe eines einzigen Feldeffekttransistors aufzubauen.

Abhilfe schafft an dieser Stelle das *Transmissionsglied (transmission gate)*, kurz *T-Glied (T gate)*. Wie in Abbildung 5.13 gezeigt, werden je ein p-Kanal- und ein n-Kanal-MOSFET parallel zusammengeschaltet und die Gate-Anschlüsse mit der jeweils inversen Spannung angesteuert. Hierdurch sind beide Transistoren entweder gleichzeitig leitend oder gleichzeitig sperrend. Der sperrende Zustand bedarf keiner erhöhten Aufmerksamkeit – wie bisher wird der Stromfluss vollständig unterbrochen. Die Besonderheit des Transmissionsglieds ist seine Eigenschaft, im durchgeschalteten Zustand ein idealer Leiter zu sein.

Ermöglicht wird das Verhalten durch die geschickte Zusammenschaltung der beiden Transistoren. Liegt der Low-Pegel an, so wirkt der p-Kanal-MOSFET als Widerstand, der Strom kann jedoch über den n-Kanal-Gegenspieler verlustfrei abfließen. Im Falle des High-Pegels verhalten sich die Transistoren komplementär. Jetzt fließt der Strom durch den ideal leitenden p-Kanal-MOSFET.

Aufgrund der symmetrischen Konstruktion des T-Glieds können die Source- und Drain-Anschlüsse der Feldeffekttransistoren vertauscht werden. In den meisten Schaltplänen wird dieser Eigenschaft Rechnung getragen, indem die Gate-Anschlüsse der betreffenden Transistoren nicht mehr länger am Ende, sondern in der Mitte der Gate-Linie angezeichnet werden (vgl. Abbildungen 5.13 und 5.14).

Das Transmissionsglied ist ein zentrales CMOS-Schaltelement und wird uns in Abschnitt 8.1.5 im Zusammenhang mit der Konstruktion digitaler Speicherelemente erneut begegnen.



CMOS-Verknüpfungsglieder sind sowohl mit n-Kanal-MOSFETs als auch mit p-Kanal-MOSFETs aufgebaut. CMOS-Schaltungen lassen sich in sehr hoher Integrationsdichte herstellen und zeichnen sich durch eine geringe Leistungsaufnahme auf.